出版書誌データベース

「パタ＆へネ」の名で親しまれる古典的名著の第6版。コンピュータ技術の初歩からモバイル／クラウド時代の最新のテーマまで深く解説。第6版での主な改訂内容は下記のとおり。

■「高速化」に関する節をすべての章に含めるようにした。第1章で、行列の乗算プログラムをPython 言語で組む。これは性能が低いので、2章ではC言語を学習して、行列の乗算プログラムを組み直す。さらに以降の章では、行列の乗算の速度を速めるために、データ・レベル並列性、命令レベル並列性、スレッド・レベル並列性を順次活用し、さらに最新の記憶階層に適合するようにメモリ・アクセスを調節する。
■第6版では、各章に「自習」の節を設けた。その中で考えを呼び起こす質問を発する。答えは各節の末尾に掲げたので、その答えをチェックすれば、自己評価できる。
■Mooreの法則およびDennardのスケーリング則が当てはまらなくなったことを説明するのに加えて、第5版で顕著であった変化の動因としてのMoore の法則を強調しないようにした。
■第2章では、2進数のデータには固有の意味はなく、プログラムによってデータ型が決まることを強調する材料を増やした。
■第2章にはまた、MIPSと対照的な命令セットとして、ARMv7、ARMv8、およびx86に加えて、RISC-Vについての手短な説明を含めた。
■第2章のベンチマークの例を、SPEC2006からSPEC2017に更新した。
■第4章と第5章の包括的な例題解説の対象は、最新のARM A53マイクロアーキテクチャおよびIntel Core-i7 6700 Skylakeマイクロアーキテクチャに更新した。
■第4章と第6章の「誤信と落とし穴」の節には、ローハンマーおよびSpectreのハードウエア・セキュリティ攻撃をめぐる落とし穴を追加した。
■第6章には、GoogleのTensor Processing Unit (TPU) バージョン1を使用したDSAを紹介する節を設けた。第6章の包括的な例題解説の節では、GoogleのTPUv3 DSAスーパーコンピュータをNVIDIA Volta GPUのクラスタと比較するように更新した。

上巻は次の4章分を収録。
第1章 コンピュータの抽象化とテクノロジ
第2章 命令：コンピュータの言葉
第3章 コンピュータにおける算術演算
第4章 プロセッサ

目次　［上巻］

まえがき　vi

第1章　コンピュータの抽象化とテクノロジ
1.1 はじめに
1.2 コンピュータ・アーキテクチャにおける7つの主要なアイデア
1.3 プログラムの裏側
1.4 コンピュータの内部
1.5 プロセッサおよびメモリを製造するための技術
1.6 性能
1.7 電力の壁
1.8 方向転換：ユニプロセッサからマルチプロセッサへ
1.9 実例：Intel Core i7のベンチマーク・テスト
1.10 高速化：Python 言語版の行列の乗算
1.11 誤信と落とし穴
1.12 おわりに
1.13 歴史展望と参考文献
1.14 自習
1.15 演習問題
第2章　命令：コンピュータの言葉
2.1 はじめに
2.2 コンピュータ・ハードウエアの演算
2.3 コンピュータ・ハードウエアのオペランド
2.4 符号付き数と符号なし数
2.5 コンピュータ内での命令の表現
2.6 論理演算
2.7 条件判定用の命令
2.8 コンピュータ・ハードウエア内での手続きのサポート
2.9 人との情報交換
2.10 32ビットの即値およびアドレスに対するMIPSのアドレシング方式
2.11 並列処理と命令：同期
2.12 プログラムの翻訳と起動
2.13 Cプログラムの包括的な例題解説
2.14 配列とポインタの対比
2.15 高度な話題：CのコンパイルおよびインタープリタによるJavaの実行
2.16 実例：ARMv7（32ビット）の命令
2.17 実例：ARMv8（64ビット）の命令
2.18 RISC-Vの命令
2.19 実例：x86 の命令
2.20 高速化：C言語版の行列の乗算
2.21 誤信と落とし穴
2.22 おわりに
2.23 歴史展望と参考文献
2.24 自習
2.25 演習問題
第3章　コンピュータにおける算術演算
3.1 はじめに
3.2 加算と減算
3.3 乗算
3.4 除算
3.5 浮動小数点演算
3.6 並列処理とコンピュータの算術演算：半語並列性
3.7 実例：x86におけるストリーミングSIMD拡張およびアドバンスト・ベクトル・エクステンション
3.8 高速化：部分語並列性および行列の乗算
3.9 誤信と落とし穴
3.10 おわりに
3.11 歴史展望と参考文献
3.12 自習
3.13 演習問題
第4章　プロセッサ
4.1 はじめに
4.2 論理設計とクロック方式
4.3 データパスの構築
4.4 単純な実装方式
4.5 複数クロック・サイクル方式
4.6 パイプライン処理の概要
4.7 データパスのパイプライン化と制御
4.8 データ・ハザード：フォワーディングとストール
4.9 制御ハザード
4.10 例外
4.11 命令を通じた並列処理
4.11 実例：ARM Cortex-A8およびIntel Core i7のパイプライン
4.12 包括的な例題解説：Intel Core i7 6700 およびARM Cortex-A53
4.13 高速化：命令レベル並列性を応用した行列の乗算
4.14 高度な話題：パイプラインの記述およびモデリング用のハードウエア設計言語を使用したディジタル設計の概要とパイプライン処理の追加図解
4.15 誤信と落とし穴
4.16 おわりに
4.17 歴史展望と参考文献
4.18 自習
4.19 演習問題

索引