目次

1. はじめに ─ 記数法とその相互変換
　1・1　ディジタルシステムとスイッチング回路
　1・2　記数法とその相互変換
　1・3　2進数の計算
　1・4　負の数の表現
　1・5　2進符号
　練習問題 

2. ブール代数
　2・1　はじめに
　2・2　基本的な演算
　2・3　論理式と真理値表
　2・4　基本定理
　2・5　交換則，結合則，分配則，ド・モルガンの法則
　2・6　簡単化
　2・7　式の展開と因数分解
　2・8　論理式の否定
　　練習問題
　
3. ブール代数（つづき）
　3・1　論理式の展開と因数分解
　3・2　排他的論理和と一致演算
　3・3　コンセンサスの定理
　3・4　ブール代数による論理式の簡単化
　3・5　等式の妥当性（validity）の証明
　　練習問題
　
4. ブール代数の応用─最小項展開と最大項展開
　4・1　日本語文から論理式への変換
　4・2　真理値表を用いた組合わせ論理の設計
　4・3　最小項展開と最大項展開
　4・4　最小項展開と最大項展開の一般化
　4・5　不完全定義関数
　4・6　真理値表の構成例
　4・7　2進数の加算器と減算器
　　練習問題

5. カルノー図
　5・1　スイッチング関数の最小論理式
　5・2　2変数および3変数のカルノー図
　5・3　4変数のカルノー図
　5・4　必須項による最小論理式の決定
　5・5　5変数のカルノー図
　5・6　カルノー図の別の活用法
　5・7　カルノー図の別の描き方
　　練習問題

6. クワイン・マクラスキー法
　6・1　主項の決定
　6・2　主項表
　6・3　ぺトリック法
　6・4　不完全定義関数の簡単化
　6・5　カルノー図への挿入変数を用いた簡単化
　6・6　まとめ
　　練習問題

7. 多段ゲート回路　─NANDゲートとNORゲート
　7・1　多段ゲート回路
　7・2　NANDゲートとNORゲート
　7・3　2段のNANDおよびNORゲート回路の設計
　7・4　多段のNANDおよびNORゲート回路の設計
　7・5　代替ゲート記号を用いた回路変換
　7・6　2段の多出力回路の設計
　7・7　多出力のNANDとNORゲート回路
　　練習問題

8. ゲートを使用した組合わせ回路設計とシミュレーション
　8・1　組合わせ回路設計の復習
　8・2　ゲートのファンインが制限された回路の設計
　8・3　ゲート遅延とタイミング図
　8・4　組合わせ論理のハザード
　8・5　論理回路のシミュレーションとテス
　　練習問題 

9. マルチプレクサとデコーダ
　9・1　はじめに
　9・2　マルチプレクサ
　9・3　スリーステートバッファ
　9・4　デコーダとエンコーダ
　　練習問題 

10. ラッチとフリップフロップ
　10・1　はじめに
　10・2　セットリセットラッチ
　10・3　ゲート付ラッチ
　10・4　エッジトリガ型Dフリップフロップ
　10・5　S－Rフリップフロップ
　10・6　J－Kフリップフロップ
　10・7　Tフリップフロップ
　10・8　追加入力をもつフリップフロップ
　10・9　非同期式順序回路
　10・10　まとめ
　　練習問題

11. レジスタとカウンタ
　11・1　レジスタとレジスタ転送
　11・2　シフトレジスタ
　11・3　バイナリカウンタの設計
　11・4　ほかの系列のカウンタ
　11・5　S－RとJ－Kフリップフロップによるカウンタ設計
　11・6　まとめ：フリップフロップ入力の式の導出
　　練習問題

12. クロック式順序回路の解析
　12・1　逐次パリティ検査器
　12・2　信号の追跡とタイミング図による解析
　12・3　状態表と状態図
　12・4　順序回路の一般的なモデル
　　練習問題

13. 状態図と状態表の導出
　13・1　系列検出器の設計
　13・2　より複雑な設計上の問題点
　13・3　状態図作成の手引き
　13・4　シリアルデータの符号変換
　13・5　アルファベットと数字を組合わせた状態図の表記法
　13・6　不完全定義状態表 
　　練習問題

14. 状態表の削減と状態割り当て
　14・1　冗長な状態の除去
　14・2　等価な状態
　14・3　含意表を用いた状態の等価性の決定
　14・4　等価な順序回路
　14・5　不完全定義状態表の削減
　14・6　フリップフロップ入力の式の導出
　14・7　等価な状態割り当て
　14・8　状態割り当ての手引き
　14・9　ワンホット状態割り当ての利用
　　練習問題

15. 順序回路の設計
　15・1　順序回路の設計手順の要約
　15・2　設計例：符号変換器
　15・3　反復回路の設計
　15・4　順序回路のシミュレーションとテスト
　　練習問題

付録
　A. MOSとCMOS論理
　B. 定理の証明
　C. 練習問題の解答